МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА” / КАФЕДРА ЕЛЕКТРОННИХ ОБЧИСЛЮВАЛЬНИХ МАШИН Пояснювальна записка до курсової роботи з дисципліни “Архітектура комп’ютерів” на тему: “Проектування комп’ютера”  Анотація Курсовий проект з дисципліни "Архітектура комп’ютера" являє собою підсумок у вивченні предмету "Архітектура комп’ютерів ч.1". Під час його виконання необхідно засвоїти знання про принципи дії та архітектуру прототипних варіантів CISC-комп’ютера. Також під час виконання курсової роботи необхідно зрозуміти та опанувати інструкції асемблерної мови і принцип трансляції асемблерної програми у машинний код. Даний курсовий проект складається з трьох частин : Розробка програми-асемблера, яка перетворює вхідний асемблерний код програми у відповідний код на мові машинних інструкцій. Розробка поведінкового симулятора результуючого машинного коду. Розробка тестової програми на асемблерній мові. Також до записки з курсової роботи входять додатки, з вихідними кодами програми-асемблера, симулятора і кодом тестової програми з результатами її виконання. ЗМІСТ Вихідні дані на проектування Варіант №17 № Розрядність Арифметичні Логічні Керування Прапорці Адресація    1 2 3 4 5 6 7 8  1 2 3   17 3 3 5 9 1 2 17 1 4 ZF 2 3 5 1   Визначити формати команд згідно розрядності шини даних, розміру пам’яті та регістрового файлу. № Розрядність шини даних Розмір пам’яті (Байт) Розмір регістрового файлу(к-сть регістрів)  3 32 65536 16   Реалізація додаткових команд. Необхідно реалізувати 8 додаткових команд. Серед них 3 арифметичні, 3 логічні та 2 команди керування згідно варіанту. Команди не мають повторюватися. № Мнемонічний код Зміст  Арифметичні  3 DIV regA regB destReg Беззнакове ділення destReg = regA/regB  5 IMUL regA regB destReg Знакове множення destReg = regA*regB  9 XIDIV regA regB destReg Знакове ділення і обмін операндів місцями destReg = regA/regB  Логічні  1 AND regA regB destReg Побітове логічне І: destReg = regA & regB  2 XOR regA regB destReg Додавання по модулю 2 destReg = regA # regB  17 CMPGE regA regB destReg Порівняти regA regB destReg = regA >= regB  Керування. Умовні переходи  2 JMAE regA regB offSet Беззнакове більше/рівно if (regA>= regB) PC=PC+1+offSet  10 JMNAE regA regB offSet Беззнакове не більше/рівно if (regA!>= regB) PC=PC+1+offSet   Реалізувати додатковий спосіб адресації. № Адресція  1 Безадресна – реалізація стеку. Максимальна глибина 32 слова по 32 розряди.  Примітка: безадресний варіант передбачає створення стеку та реалізацію 2 додатковий команд наведених в таблиці. Безадресні команди. Мнемонічнй код Зміст  POP Зчитати з стеку в 1 регістр  PUSH Записати в стек з 1 регістру   Регістри стану: ZF – Регістр ознаки нуля. № Мнемонічний код Зміст  Регістр ознаки нуля (ZF)  2 BSR regA destReg Побітове сканування в зворотньому напрямку(від старших до молодших) regA в пошуках біта з 1 , повертає номер позиції в destReg. Якщо 1 знайдено ZF=1, інакше ZF=0  3 BSF regA destReg Побітове сканування в прямому( від молодших до старших) напрямку regA в пошуках біта з 1 , повертає номер позиції в destReg. Якщо 1 знайдено ZF=1, інакше ZF=0  5 JNE offSet Перейти, якщо більше чи рівно, if (ZF!=0) PC=offset   + додаткова команда CMP для встановлення прапорця № Мнемонічний код Зміст  4 CMP regA regB  ZF  regA < regB 0  regA = regB 1  regA > regB 0  Порівняти regA regB і встановити прапорець  Вступ Архітектура рівня множинних інструкцій (Instruction Set Architecture, ISA) є межею поміж апаратним та програмним забезпеченням комп’ютера. Саме на цей рівень архітектури спирається системний програміст в розробці програмного забезпечення для прикладного програміста, а саме, ОС, утиліт, драйверів, бібліотек, компіляторів тощо. Вже відомо, що двома основними архітектурами множини інструкцій є CISC i RISC. CISC – Complex Instruc...